Tabla de contenido
Publicidad
N.º parám. Nombre
p29300
Señales de entrada digi-
tales forzadas
Descripción: Las señales de asignación se fuerzan a nivel alto. 7 bits en total.
Bit 0: SON
•
Bit 1: CWL
•
Bit 2: CCWL
•
Bit 3: TLIM1
•
Bit 4: SPD1
•
Bit 5: TSET
•
Bit 6: EMGS
•
Si uno o más bits se setean a nivel alto, las señales de entrada correspondientes se fuerzan a señales lógi-
cas de nivel alto.
Nota: La unidad de accionamiento muestra el valor en formato hexadecimal. Para conocer la asignación
lógica (nivel alto o bajo) para cada bit, se debe convertir el número hexadecimal a número binario, por ejem-
plo, FF (hex) = 11111111 (bin).
p29301[0..
Asignación de la entrada
.3]
digital 1
Descripción: Define la función de la señal de entrada digital DI1 (modo PTI)
1: SON
•
2: RESET
•
3: CWL
•
4: CCWL
•
5: G-CHANGE
•
6: P-TRG
•
7: CLR
•
8: EGEAR1
•
9: EGEAR2
•
10: TLIM1
•
11: TLIM2
•
12: CWE
•
13: CCWE
•
14: ZSCLAMP
•
15: SPD1
•
16: SPD2
•
17: SPD3
•
18: TSET
•
19: SLIM1
•
20: SLIM2
•
21: POS1
•
22: POS2
•
23: POS3
•
24: REF
•
25: SREF
•
26: STEPF
•
27: STEPB
•
28: STEPH
•
Índice:
[0]: DI1 para modo de control 0
•
[1]: DI1 para modo de control 1
•
[2]: DI1 para modo de control 2
•
[3]: DI1 para modo de control 3
•
Getting Started (primeros pasos)
A5E36617860-003, 04/2017
Mín.
Máx.
0
127
0
28
Ajuste
Uni-
Tipo de
de
dad
datos
fábrica
0
-
U32
1
-
I16
Efectivo
Se pue-
de cam-
biar
IM
T, U
IM
T
103
Hide quick links:
Publicidad
Tabla de contenido
