P64x
Otras señales de disparo
Arranq 5to Arm A
Arranq 5to Arm B
Arranq 5to Arm C
Disp Inicial
V00863
Figura 118: Retardo temporal de bloqueo de quinto armónico en PSL
2.1.3
LÓGICA DE PROTECCIÓN DE FLUJO EXCESIVO
La lógica de protección de flujo excesivo se muestra abajo. El diagrama muestra el caso en el que el temporizador
de la primera etapa se ajusta a IDMT. Si se requiere, se puede seleccionar un temporizador DT para la primera
etapa, mediante el ajuste V/Hz>1 Func disp. El diagrama mostrado es para el elemento TT trifásico. El elemento
monofásico sigue los mismos principios.
V/f
V/Hz>1 AjustDisp
Frecuenc perdida
3Ph BLOQ V /Hz>1
V/f
V/Hz>1 AjustDisp
Frecuenc perdida
V/f
V/Hz alarm Ajust
Frecuenc perdida
Nota: el diagrama corresponde a un transformador de tensión trifásico . Se sigue la misma
lógica para un TT monofásico .
Este diagrama no muestra todas las etapas . Otras etapas siguen principios similares.
V00867
Figura 119: Lógica de protección de flujo excesivo
2.2
GUÍA DE APLICACIÓN
2.2.1
DIRECTRICES DE AJUSTE DE PROTECCIÓN DE FLUJO EXCESIVO
El valor de detección para los elementos de flujo excesivo depende de los niveles de densidad de flujo nominal del
núcleo. Los transformadores de unidad funcionan generalmente bajo densidades de flujo mayores que los
P64x-TM-ES-1.3
1000
1
detecção
0
&
&
&
Capítulo 12 - Funciones de la protección de frecuencia
1
100
Intervalo
0
IDMT
V /Hz>1 Disp
TMS
DT
V/ Hz>1 Tempo.
DT
V/Hz alarm
Tempo
Cualq. Disparo
Fallo REC TRIG
3Ph Arrq V/ Hz>1
3Ph Disp V/Hz>1
V/Hz>1
Tempo.
3Ph Arrq V/ Hz>1
3Ph Disp V/Hz>1
3Ph Alm V /Hz>1
Relé 3
277