Lógica De Esquema - GE MiCOM P40 Agile P642 Manual Tecnico

P64x Capítulo 15 - Configuración del PSL y las E/S digitales
3 LÓGICA DE ESQUEMA
El producto se suministra con la Lógica de Esquema Fijo (FSL) precargada y la Lógica de Esquema Programable
(PSL).
La Lógica de Esquema es un módulo funcional dentro del IED, a través del cual se gestionan todas las
asignaciones de entradas y salidas. La lógica de esquema se puede dividir en dos partes: Lógica de Esquema Fijo
(FSL) y Lógica de Esquema Programable (PSL). Se basa en un concepto llamado Bus de datos digital (DDB). El DDB
abarca todas las señales digitales (DDB) que se utilizan en la FSL y la PSL. Los DDB incluyen las señales internas,
entradas y salidas digitales.
La FSL es la lógica que ha sido codificada en el producto. Es fundamental para corregir la interacción entre varios
elementos de protección y/o control. Es fijo y no se puede cambiar.
La PSL proporciona una función para desarrollar esquemas personalizados que se adaptan a su aplicación si los
esquemas de PSL por defecto programados de fábrica no responden a sus necesidades. Los esquemas de la PSL
por defecto se programan antes de que el producto abandone la fábrica. Estos esquemas de PSL por defecto han
sido diseñados para adaptarse a aplicaciones típicas y si estos esquemas cubren sus necesidades, no es
necesario realizar ninguna acción. No obstante, si se desea cambiar las asignaciones de entrada-salida o
implementar una lógica de esquema personalizada, se pueden cambiar o crear nuevos esquemas de PSL usando
el PSL Editor.
La PSL cuenta con componentes como temporizadores y puertas lógicas, que combinan y condicionan las señales
DDB.
Se pueden programar puertas lógicas para realizar una serie de funciones lógicas diferentes. El número de
entradas a una puerta lógica no está limitado. Los temporizadores se pueden utilizar para generar un retardo
programable o para condicionar las salidas lógicas. Los contactos de salida y los LED programables tienen
condicionadores especializados.
La lógica PSL es accionada por eventos. Solo se procesa la parte de la lógica PSL que se vea afectada por el
cambio particular que se haya producido en la entrada. Esto minimiza la cantidad de tiempo de procesamiento
empleado por la PSL lo que garantiza un rendimiento líder en el sector.
El siguiente diagrama muestra la forma en la que interactúa la lógica de esquema con el resto del IED.
P64x-TM-ES-1.3 325