Ajustes De Transmisión - Mitsubishi Electric MELSEC System Q Manual De Usuario

Reconocimiento y eliminación de errores
b Ajustes de transmisión
Fig. 23-14: El ajuste del interruptor 1 se encuentra en la dirección de memoria buf-
Los significados de cada uno de los bits se corresponden con los interruptores. Estos se
describen detalladamente en la sección .
Ejemplo para la determinación y evaluación de posiciones de interruptores y avisos de error
Los contenidos de las direcciones de memoria buffer de un módulo de interfaz descritas arriba
con la dirección de E/S de inicio X/Y00 se transmiten a los registros de datos D0 a D5 con el
siguiente ejemplo de programa.
X0E
X0F
Fig. 23-15: Ejemplo de programa para la transmisión de los ajustes de interruptor al
³
En caso de un error de la interfaz CH1 (XE) o de la CH2 (XF), se transmite el contenido de
la dirección de memoria buffer 515 (203
·
El resto de las direcciones de memoria buffer se transmiten sólo cuando una comparación
da como resultado que se avisa de un error (el contenido de la dirección de memoria buffer
515 (203
La dirección 512 (200
»
El ajuste de los protocolos de comunicación (dir. 250
1 (dir. 251
¿
El ajuste de los protocolos de comunicación (dir. 260
3 (dir. 261
Después de la transmisión de los datos es posible evaluar los registros de datos (ver la página
siguiente).
Sistema Q de MELSEC - Módulos de interfaz
Dirección de la
memoria buffer
b15 b14 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2
593 (251 )
0 0 0
H
0 0 0
609 (261 )
H
Velocidad de transmisión
fer 593 (251H), y la del interruptor 3 en la dirección de memoria buffer
<>
K0 D0
registro de datos de la CPU del PLC
) ó de D0 ya no es entonces "0").
H
) contiene el número de estación que se transfiere a D1.
H
) es transmitido a D2 y a D3, respectivamente.
H
) es transmitido a D4 y a D5, respectivamente.
H
Comprobación del estado del módulo de interfaz
0
1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0
0 1/0 1/0 1/0 1/0 1/0 1/0
FROMP
FROMP
FROMP
FROMP
) al registro de datos D0.
H
b1 b0
1/0 1/0 1/0 1/0 1/0 1/0
Número de bits de datos
Comprobación de paridad
Paridad par o impar
Número de los bits de parada
Suma de control
Modificaciones de programa en modo RUN
Modificación de ajustes
H0 H203 D0
H0 H200 D1
H0 H250 D2
H0 H260 D4
) para CH1 y el ajuste del interruptor
H
) para CH2 y el ajuste del interruptor
H
CH1
CH2
Modo de funciona-
miento
QK00154c
³
K1
K1
K2
K2
QK00151c
23 - 11