Memoria Buffer - Mitsubishi Electric MELSEC System Q Manual De Usuario

Señales E/S y memoria buffer

Memoria buffer

4.2
La memoria buffer es una rango de memoria en un módulo de interfaz al que también puede
acceder la CPU del PLC. En la memoria buffer se guardan parámetros para la inicialización de
la comunicación, informaciones acerca del intercambio de datos y códigos de error. Por favor
observe que también en la memoria buffer hay reservados así llamados rangos de sistema a los
que usted como usuario no tiene acceso alguno.
La memoria buffer de los módulos de interfaz del sistema Q de MELSEC ocupa 16.383 direccio-
nes, cada una de las cuales ocupa 16 bits:
Fig. 4-1:
INDICACIÓN En los rangos marcados como rango de sistema no se permite registrar ningún dato. Si no
se tiene esto en cuenta es posible que se produzcan disfunciones en el PLC.
En los módulos de interfaz de la serie QnA de MELSEC, para el intercambio de datos entre
la memoria buffer y la CPU del PLC emplea instrucciones FROM y TO. En una CPU del sis-
tema Q de MELSEC, el acceso a la memoria buffer corre a cargo de instrucciones extendi-
das. El acceso directo a la memoria buffer con instrucciones FROM o TO es necesaria en
estos módulos sólo para los rangos de memoria indicados en los ejemplos de programa.
Si para los módulos de interfaz de la serie Q de MELSEC se emplea una secuencia de pro-
grama para módulos de interfaz de la serie QnA de MELSEC, hay que sustituir por instruc-
ciones extendidas las instrucciones que acceden directamente a la memoria buffer de los
módulos.
Si los datos de la memoria buffer sólo pueden ser leídos o si también se permite el ajuste de
valores es algo que depende del protocolo de comunicación empleado. En las páginas
siguientes se aduce el protocolo de comunicación en las columnas con el rótulo "Protocolo
válido". Las abreviaturas significan:
MC: Protocolo de comunicación MELSEC
Libre: Protocolo libre
Bidir: Protocolo bidireccional
Sistema Q de MELSEC - Módulos de interfaz
Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Asignación de cada uno de los bits de una dirección de memoria bufer
Memoria buffer
4 - 3