Comunicación con marcos de datos
Dirección de memoria buffer
Fig. 13-35: La dirección de inicio del marco de datos tiene que registrarse en la
b Número de los marcos de datos por transmitir
En el rango de memoria buffer con los ajustes para el envío de marcos de datos es posible
registrar los números de hasta 100 marcos de datos, los cuales son transmitidos entonces
en el orden de su registro (1 → 100). Cuántos marcos de datos han de transmitirse se
determina para la interfaz CH1 en la dirección de la memoria buffer 185 (B9H), y para la
CH2 en la dirección de la memoria buffer 345 (159H).
Dirección de memoria buffer
Fig. 13-34: Indique cuántos marcos de datos han de transmitirse a partir de la
INDICACIÓN
No se transmite nada si como se indica "0" como número de los marcos de datos por trans-
mitir. En tal caso tampoco se avisa de ningún error.
b Números de los marcos de datos
En la memoria buffer del módulo de interfaz hay reservado por cada interfaz espacio para
los números de 100 marcos de datos. Los números de los marcos de datos se registran en
el orden en el que son enviados. El número del marco de datos cuyo contenido ha de envi-
arse primero se registra en la posición indicada también como dirección de inicio (ver
arriba).
Si hay que transmitir datos guardados en el rango de envío (ver sección 7.2.1), se indica el
número de marco de datos "8000H". En este caso se toman tantos datos del rango de
envío como se haya indicado al comienzo de este rango ("longitud de datos").
Sistema Q de MELSEC - Módulos de interfaz
b15
184 (B8
)
H
344 (158
)
H
dirección de la memoria buffer 184 o bien en 344
b15
185 (B9
)
H
345 (159
)
H
dirección de inicio (ver arriba).
Envío de datos con marcos de datos
0 hasta 100
0 hasta 100
0: No transmitir ningún marco de datos
1: Comenzar la transmisión con el marco de datos 1
:
:
:
100: Comenzar la transmisión con el marco de datos 100
0 hasta 100
0 hasta 100
0: No transmitir ningún marco de datos
1: Transmitir un marco de datos
:
:
:
100: Transmitir cien marcos de datos
b0
Interfaz CH1
Interfaz CH2
QK00362c
b0
Interfaz CH1
Interfaz CH2
QK00362c
13 - 35