Tabla de contenido
Publicidad
Configuración/área de direcciones
4.2 Modo de operación Modulación por ancho de impulso PWM
Bit de control/valor
MODE_SLOT
LD_SLOT
DITHER
SET_DQA
SET_DQB
TM_CTRL_DQ
SW_ENABLE
RES_ERROR
Reservado
62
Explicaciones
Con este bit se define si una modificación en SLOT debe aplicarse una sola vez o de modo
cíclico.
0 significa: Si se escribe el valor en cuestión en el correspondiente byte de salida, el valor de
SLOT se aplica una sola vez y se mantiene hasta la próxima modificación. Las modificaciones
por medio de SLOT se hacen efectivas en la próxima secuencia de salida. Tras un nuevo
arranque del módulo, el valor se sobrescribe con el valor ajustado en la configuración hardwa-
re.
1 significa: Si se escribe el valor en cuestión en el correspondiente byte de salida, el valor
actual de SLOT se aplica cíclicamente. Las modificaciones por medio de SLOT se hacen efec-
tivas en la próxima secuencia de salida.
Con esta solicitud de carga se especifica el significado del valor en SLOT:
0000
significa: Ninguna acción, estado de reposo
•
B
0001
significa: Duración del periodo en μs
•
B
0010
significa: Retardo a la conexión en μs
•
B
0101
significa: Rampa de conexión de dither (LOWWORD), y rampa de desconexión de
•
B
dither (HIGHWORD) en ms
0110
significa: Amplitud de dither en ‰
•
B
0111
significa: Duración del periodo de dither en μs
•
B
Todos los valores no indicados son no válidos y dan lugar a la activación del bit de respuesta
ERR_LD (si MODE_SLOT = 0) o ERR_SLOT_VAL (si MODE_SLOT = 1).
Con este bit se activa la superposición de la señal de dither sobre la señal PWM.
0 → 1 significa: El dithering se inicia con la rampa de conexión parametrizada
•
1 → 0 significa: El dithering finaliza con la rampa de desconexión parametrizada
•
Con este bit se activa la salida digital DQn.A cuando TM_CTRL_DQ y SET_DQB están ajusta-
dos a 0.
Con este bit se activa la salida digital DQn.B cuando TM_CTRL_DQ y SET_DQA están ajusta-
dos a 0.
Con este bit se habilita la función tecnológica de la salida digital.
0 significa: SET_DQA y SET_DQB determinan estados de DQn.A y DQn.B
•
1 significa: La secuencia de salida determina el estado de DQn.A; DQn.B siempre es 0.
•
Con este bit se activa la habilitación software. Si se utiliza la habilitación hardware, se combina
con la habilitación software.
0 significa: Finalizar salida
•
1 significa: Iniciar salida
•
El uso de la habilitación hardware se activa mediante parametrización. El control de la habilita-
ción hardware se realiza externamente a través de la entrada digital DIn.0.
Con este bit se desactivan los siguientes bits de respuesta cuando hay errores presentes:
ERR_24V
•
ERR_DQA
•
ERR_DQB
•
ERR_LD
•
Los bits de reserva deben estar ajustados a 0.
Módulo tecnológico TM Pulse 2x24V (6ES7138‑6DB00‑0BB1)
Manual de producto, 05/2019, A5E35061202-AB
Publicidad
Tabla de contenido
