La figura siguiente muestra un ejemplo de una secuencia de salida en el supuesto de que se
utilice SW_ENABLE con la entrada digital DIn.0 activada.
Figura 4-6
Si se activa SW_ENABLE con la entrada digital DIn.0 activada, se ignora el primer flanco
(descendente) de DIn.0.
Interrupción de la secuencia de salida
Si se desactiva el bit de control SW_ENABLE, se desactiva la habilitación software y se
cancela la secuencia de salida actual. Se desactivan el bit de respuesta STS_ENABLE y la
salida digital DQn.A.
Una nueva salida de impulso solo es posible tras reiniciar la secuencia de salida.
Módulo tecnológico TM Pulse 2x24V (6ES7138‑6DB00‑0BB1)
Manual de producto, 05/2019, A5E35061202-AB
4.4 Modo de operación Retardo a la conexión/desconexión
Ejemplo 2 de una secuencia de salida
Configuración/área de direcciones
87