Tabla de contenido
Publicidad
Terminal de Control del Disyuntor y Protección de Línea REL 512 de ABB
Observe los Elementos y Lógica DSP ( List 9 ):
[A] Zone 1 Output:
bit 4 = 1 Z1 3 PHASE A
5 = 1 Z1 3 PHASE B
Funciones de Monitoreo /
Regrese al Alcance de Lógica A del CPU:
5) Apply Fault 5
Phase to Phase
Observe Z1 Trip
Observe el Alcance Lógico del CPU ( List 8 ):
Ph-Ph Supv = 1
High Speed Trip = 1
Trip 3-Pole = 1
High Speed RI = 1
Funciones de Monitores /
Observe los Elementos y Lógica de CPU ( List 9 ):
[4] View DSP Logic Elements
[A] Zone 1 Output:
bit 0 = 1 Z1 PHASE
4 = 1 Z1 3 PHASE A
Regrese al Menú Raìz/
FIN DE PRUEBA DE LA ZONA 1
Paso 3. Prueba de Lógica de la Zona 2
NOTA: Las fallas con tiempos de limpieza largos (Mayores de 14 ciclos) producirán un
segundo blanco de "falla de limpieza" . La falla de blanco anterior es el registro de falla
correcto.
A. Preparación de Prueba de la Zona 2
Usando el procedimiento descrito en la prueba de la Zona 1 (Paso 2, parráfo B) de arriba, cambie o
verifique las siguientes fijaciones, editando el grupo 8. Seleccione lo siguiente desde los Menus de
Distancia y Protección de Ajustes:
[1] Distance (Distancia)
[1] Zone 1 (zona 1
6-14
[5] CPU Logic Scope A
output 2 operates (salida 2 funciona)
/
Phase Trip Disabled (Disparo de Falla Desactivado)
Ground Trip Disabled (Disparo a Tierra Desactivado)
/
/
Prueba REL 512
Publicidad
Tabla de contenido
