Allen-Bradley MicroLogix 1200 Manual De Referencia página 96

5-10 Uso del contador de alta velocidad y del interruptor de final de carrera programable
Publicación 1762-RM001D-ES-P - Octubre 2002
Low Preset Interrupt (LPI)
Descripción Dirección Formato de
LPI - Low HSC:0/LPI bit
Preset Interrupt
(1) Para obtener información sobre las descripciones de modos, vea HSC Mode (MOD) en la página 5-16.
El bit de estado LPI (interrupción por valor preseleccionado bajo) se establece
(1) cuando el acumulador HSC llega al valor preseleccionado bajo y la
interrupción HSC se activó. El programa de control puede usar este bit para
identificar que la condición de valor preseleccionado bajo causó la
interrupción HSC. Si el programa de control necesita realizar una acción de
control específica basada en el valor preseleccionado bajo, este bit se usaría
como lógica condicional.
El programa de control puede restablecer (0) este bit, y también es restablecido
por el subsistema HSC, cada vez que se detectan estas condiciones:
• La interrupción por valor preseleccionado alto se ejecuta
• La interrupción por underflow se ejecuta
• La interrupción por overflow se ejecuta
• El controlador entra en un modo de ejecución
Low Preset Reached (LPR)
Descripción Dirección Formato
LPR - Low HSC:0/LPR bit
Preset
Reached
(1) Para obtener información sobre las descripciones de modos, vea HSC Mode (MOD) en la página 5-16.
El subsistema HSC establece (1) el indicador de estado LPR (valor
preseleccionado bajo alcanzado) cada vez que el valor acumulado
(HSC:0.ACC) es menor o igual a la variable preseleccionada baja
(HSC:0.LOP).
El subsistema HSC actualiza continuamente este bit cada vez que el
controlador está en un modo de ejecución.
(1)
Modos HSC
datos
2 a 7
(1)
Modos HSC
de datos
2 a 7
Tipo Acceso al programa
de usuario
estado lectura/escritura
Tipo Acceso al programa
de usuario
estado sólo lectura