Crc - Balluff BML Información Básica

Interfaces pour système d'encodeur magnétique BML
2
Interfaces (suite)
de niveau haut ou un bit de niveau bas (CDM) et le
renvoie en tant que bit CDS lors de la trame suivante.
La commande peut ainsi déterminer si le bit a été
correctement détecté (transmission sécurisée).
– Grâce à cette transmission d'un bit par trame, il est
possible d'activer la lecture et l'écriture de différentes
adresses dans le capteur sur plusieurs trames.
D'autres informations concernant des erreurs ou des
avertissements y sont disponibles. L'enregistrement et
la lecture de données utilisateur est également possible
(voir Fig. 2-6).
2.3.1

CRC

Afin de sécuriser l'intégrité des données, le contrôle de
redondance cyclique (CRC) est utilisé dans la commande.
Ce contrôle consiste à calculer respectivement une valeur
de vérification des données transmises dans le capteur et
dans la commande, puis à les comparer. Si les deux
valeurs sont identiques, les données ont été correctement
transmises. Si elles diffèrent, la transmission des données
est erronée et la valeur de position doit à nouveau être
demandée.
Avec les capteurs Balluff, la commande est paramétrée
comme suit :
CRC : 6 bits (transmission inversée)
Le polynôme de comptage pour la détermination CRC est
0x43 (hex), 67 (déc) ou 1000011 (bin).
BiSS C unidirectionnelle
Seules des données du système de mesure sont
transmises à la commande. La transmission des
informations supplémentaires (par exemple communication
de registre pour BiSS C) est impossible ou indisponible.
Position / Logique des signaux pour BiSS C
unidirectionnelle :
La Fig. 2-7 décrit la succession chronologique des
différents bits.
Le CDS/CDM est toujours à l'état haut, ensuite viennent
les bits 1 à n. Après cela, un bit d'erreur et un bit
d'avertissement sont transmis. Le bit d'erreur et le bit
d'avertissement du bloc de données sont actifs à l'état
bas. En l'absence d'erreur et d'avertissement, les deux
bits sont à l'état haut.
La signification / le poids des bits est représenté
dans le Tab. 2-2 page 7.
Instant de déclenchement
Clk
Data
ACK ... Busy . ..
Fig. 2-7 : Signaux de l'interface BiSS C (unidirectionnelle)
10 français
Start CDS Bit 39 Bit 38 Bit 37 Bit 36
BiSS C bidirectionnelle
Avec l'interface BiSS C, des erreurs et avertissements
(événements FW) sont transmis dans le bloc de données
série, comme pour l'interface SSI. En outre, le type
d'événement peut aussi être interrogé par communication
de registre.
Comme pour les interfaces unidirectionnelles, les bits
d'erreur et d'avertissement sont transmis après les
données de positionnement et avant le CRC, dans le flux
de données série. Les différentes relations temporelles
sont représentées dans la Fig. 2-6. Les bits d'erreur et
d'avertissement du bloc de données sont transmis en
étant actifs à l'état bas. En l'absence d'erreur et
d'avertissement, les deux bits sont à l'état haut.
Bit d'erreur, bit d'avertissement :
La commande peut lire la cause exacte de
l'erreur / avertissement via les données de registre. Le bit
d'erreur est présent à l'adresse de registre BiSS 0x48 et le
bit d'avertissement à l'adresse de registre BiSS 0x49. Les
différentes causes d'erreur et d'avertissement y sont
codées par bit.
La signification des bits d'erreur et
d'avertissement est décrite dans la notice
d'utilisation du capteur.
CRC
Bit 35 ... Bit 0 E W
MSB
CDM
t m
t
CRC
LSB
t t