Principios básicos de la ejecución del programa
10.3 Instrucciones que funcionan asíncronamente
Asignación de la llamada a la orden de la instrucción
Para ejecutar una instrucción a lo largo de varias llamadas, la CPU debe poder asignar
claramente una llamada subsiguiente a una orden en curso de la instrucción.
Para la correspondencia entre llamada y orden, la CPU utiliza uno de los dos mecanismos
siguientes, en función del tipo de instrucción:
• Por medio del bloque de datos de instancia de la instrucción (si es del tipo "SFB")
• Por medio de los parámetros de entrada de la instrucción que identifican la orden. Estos
parámetros de entrada deben coincidir en cada llamada mientras se procesa la instrucción
asíncrona.
Ejemplo: Una orden de la instrucción "Create_DB" se identifica por los parámetros de
entrada LOW_LIMIT, UP_LIMIT, COUNT, ATTRIB y SRCBLK.
La tabla siguiente muestra qué instrucción se identifica por qué parámetros de entrada.
Tabla 10- 2
Instrucción
DPSYC_FR
D_ACT_DP
DPNRM_DG
WR_DPARM
WR_REC
RD_REC
CREATE_DB
READ_DBL
WRIT_DBL
RD_DPARA
DP_TOPOL
242
Instrucciones asíncronas Asignación de una llamada a una orden
La orden se identifica por
LADDR, GROUP, MODE
LADDR
LADDR
LADDR, RECNUM
LADDR, RECNUM
LADDR, RECNUM
LOW_LIMIT, UP_LIMIT, COUNT, ATTRIB, SRCBLK
SRCBLK, DSTBLK
SRCBLK, DSTBLK
LADDR, RECNUM
DP_ID
Manual de sistema, 11/2023, A5E50155005-AD
SIMATIC Drive Controller