Referencia SFC
Figura B.5
Secuencia de escán para una bifurcación seleccionada –
Divergencia y convergencia
A
escán del paso A
A
scan of step A
pA post-escán del paso A
pA postcan of step A
I/O escán de E/S
hk mantenimiento
I/O I/O scan
interno
hk housekeeping
oh tiempo de procesamiento
interno
oh overhead
Xn escán de transición
Xn transition scan
F false
F
Falso
T true
T
Verdadero
n transition number
n
número de transición
oh
F
A
I/O
X0
hk
T
T
Escán de bifurcaciones simultáneas
El procesador escanea todas las rutas en paralelo en una bifurcación
simultánea (Figura B.6). Durante el primer escán, el procesador
escanea el paso B, luego el paso C, hasta que el procesador escanea
todos los pasos en la divergencia.
Figura B.6
Bifurcación simultánea – Divergencia
Durante los escanes siguientes, el procesador escanea desde la
izquierda según el orden de paso, E/S y transición para cada ruta.
A
X0
B
X2
Procesadores PLC-5 clásicos: máximo de 7 selecciones
Classic PLC-5 Processors: maximum of 7 selections
Procesadores PLC-5 con características mejoradas: máximo de 16 selecciones
Enhanced PLC-5 Processors: maximum of 16 selections
F
hk
X1
hk
pA
C
T
pA
B
I/O
/ /
B
C
D
X1
C
n
X3
F
hk
I/O
X3
hk
T
F
hk
X2
hk
pB
T
N
1785-6.1ES Noviembre de 1998
B-9
pC
15557