Tabla de contenido
Publicidad
Bit
Línea
Ejemplo
I:1
10
Si la ranura de entrada 1, bit 10, está establecida, el
bit 0 de la máscara AND se establece para borrar la
línea DTR. Si los bits 0 y 1 de la máscara OR se
establecen, establezca las líneas DTR y RTS.
El bit de error (ER) se establece durante la ejecución de la instrucción si:
El estado de canal muestra el estado actual (0000 a 001F) de las líneas de
handshake para el canal especificado anteriormente. Este campo es de
visualización solamente y reside en la palabra 2 del elemento de control.
El error muestra el código de error hexadecimal que indica por qué el bit ER se
estableció en el archivo de datos de control (R6:). Vea la página 10–29 para
obtener descripciones del código de error.
Ejemplo: Lo siguiente muestra el estado de canal como 001F.
1 porque bit
00
4 está establecido
15 ---8
7
6
5
-reservado
[
la instrucción se cancela debido a un cambio de modo de canal
el bit de descarga (UL) se establece y la instrucción no se ejecuta
F ya que todos los bits
están establecidos
4
3
2
1
DTR
DCD DSR
RTS CTS
1
1
1
1
AHL
ASCII HANDSHAKE LINES
Channel
AND Mask
OR Mask
Control
Channel Status
Error
Instrucciones ASCII
0
1
EN
0
DN
ABCD
DACB
ER
R6:23
001F
00
10–15
Publicidad
Tabla de contenido
