Prioridades De Interrupción - Allen-Bradley SLC 500 Serie Manual De Referencia

Tabla de contenido

Publicidad

Preface
Manual de referencia del juego de instrucciones
Observe que el tiempo de ejecución se añade directamente al tiempo de escán
global. Durante el período de latencia, el procesador está efectuando operaciones
que no pueden ser interrumpidas por la función de interrupción STI.
Los períodos de latencia son:
Prioridades de interrupción
Las prioridades de interrupción para los procesadores son:
Controlador MicroLogix 1000
1. Rutina de fallo de usuario
2. Contador de alta velocidad
3. Subrutina de interrupción temporizada
seleccionable
Una interrupción que se está ejecutando sólo puede ser interrumpida por una
interrupción con una prioridad más alta.
11–10
Las interrupciones de los procesadores SLC 5/02 y los controladores
MicroLogix 1000 reciben servicio dentro de 2.4 ms como máximo.
Procesadores SLC 5/03 y SLC 5/04 – Si una interrupción ocurre mientras que el
procesador realiza una actualización de ranura de palabras múltiples y su
subrutina de interrupción accede a la misma ranura, la transferencia de palabras
múltiples se finaliza antes de realizar el acceso de ranura de subrutina de
interrupción. El bit de control de latencia de interrupción (S:33/8) funciona de
la manera siguiente:
Cuando el bit se establece (1), las interrupciones reciben servicio dentro del
tiempo de latencia de interrupción. Refiérase al apéndice B para obtener
más información acerca de cómo calcular la latencia de interrupción.
Cuando el bit se pone a cero (0), los INT reciben servicio por renglón,
ranura y tiempo de ejecución de paquete.
El estado predeterminado se borra (0). Para determinar la latencia de
interrupción con S:33/8 puesto a cero, debe calcular el tiempo de ejecución de
cada renglón en su programa. Use el tiempo de ejecución calculado más largo
más 500 µs como su latencia de interrupción máxima.
Procesador SLC 5/02
1. Rutina de fallo de usuario
2. Subrutina de interrupción temporizada
seleccionable
3. Subrutina de interrupción (ISR)
Procesador SLC 5/03 y SLC 5/04
1. Rutina de fallo de usuario
2. Interrupción de entrada discreta (DII)
3. Subrutina de interrupción temporizada
seleccionable
4. Subrutina de interrupción (ISR)

Publicidad

Tabla de contenido
loading

Este manual también es adecuado para:

Micrologix 1000

Tabla de contenido