Preface
Manual de referencia del juego de instrucciones
S:0/2
S:0/3
S:0/4 a
S:0/7
S:0/8
S:0/9 a
S:0/15
S:1/0 a
S:1/4
S:1/4
S:1/5
S:1/6
S:1/7
S:1/8
A–4
Dirección
it
Cero
Signo
Reservado
Configuración
de E/S de
extensión
Reservado
Estado/control
del modo de
del modo de
controlador
Forzados
habilitados
Forzados
instalados
Comms
activos
Anulación de
fallo al
encendido
Clasificación
Estado
Este bit es establecido por el controlador cuando
el resultado de una determinada operación
matemática o de manejo de datos es cero. De
lo contrario, el bit permanece puesto a cero.
Cuando una rutina STI, contador de alta
velocidad o fallo interrumpe la ejecución normal
del programa, el valor original de S:0/2 se
restaura cuando la ejecución se reanuda.
Estado
Este bit es establecido por el controlador cuando
el resultado de una determinada operación
matemática o de manejo de datos es negativo.
De lo contrario, el bit permanece puesto a cero.
Cuando una rutina STI, contador de alta
velocidad o fallo interrumpe la ejecución normal
del programa, el valor original de S:0/3 se
restaura cuando la ejecución se reanuda.
Configuración
Este bit debe ser establecido por el usuario
cuando se escribe a salidas no usadas. Si las
estática
salidas restablecidas y no usadas se activan,
el controlador estará con fallo (41H).
Estado
Los bits 0-4 funcionan así:
0 0000 (0) Descarga remota en progreso
0 0000 = (0) Descarga remota en progreso
0 0001 = (1) Modo de programa remoto
0 0001 (1) M d d
0 0011 = (3) Pausa de suspen. (operación sido
0 0110 = (6) Modo de marcha remota
0 0111 = (7) Modo continuo de prueba remota
0 0111 = (7) Modo continuo de prueba remota
0 1000 = (8) Modo de un solo escán de
Estado
Este bit es establecido por el controlador (1) para
indicar que los forzados siempre son habilitados.
Estado
Este bit es establecido por el controlador para
indicar que los forzados han sido establecidos
por el usuario.
Estado
Este bit es establecido por el controlador
cuando el controlador recibe datos válidos de
su canal RS 223. Si el controlador no recibe
datos válidos durante 10 segundos a través de
este canal, el bit se restablece.
Configuración
Una vez establecido, este bit causa que el
controlador ponga a cero el bit de error mayor
estática
detenido S:1/13 y los bits de error menor S:5/0 a
S:5/7 al momento de encendido si el procesador
había estado anteriormente en el modo de
marcha REM y había estado con fallo. Luego, el
controlador intenta entrar en el modo de marcha
REM. Establezca este bit usando la función de
monitor de datos fuera de línea únicamente.
Descripción
detenida por la ejec. de instr. SUS)
detenida por la ejec de instr SUS)
prueba remota