Tabla de contenido
Publicidad
15.11.8 TIMSK1 – Registro Mascara de Interrupción Timer/Counter1
• Bit 7:6 – Res: Bits Reservados
Estos bits no son usados en el ATmega164P/324P/644P, y siempre están
escritos como cero.
• Bit 5 – ICIE1: Habilitación de Interrupción a la entrada Timer/Counter1
Cuando este bit es escrito con uno, y la bandera I en el registro de Estado es uno
(Interrupciones Globales habilitadas), la interrupción de captura a la salida
Timer/Contador1 es habilitada. El correspondiente vector de interrupción es
ejecutado cuando la bandera ICF1, localizada en TIFR1, es uno.
• Bit 4:3 – Res: Bits Reservados
Estos bits no son usados en el ATmega164P/324P/644P, y siempre están
escritos como cero.
• Bit 2 – OCIE1B: Salida de Comparación B, habilitación del punto de
interrupción Timer/Counter1
Cuando este bit es escrito con uno, y la bandera-I en el registro de Estado es
uno (Interrupciones globales habilitadas). La Salida de Comparación B, y el
punto de interrupción Timer/Counter1 es habilitado. El correspondiente vector
de interrupción es ejecutado cuando la bandera OCF1B, localizada en TIRF1, es
uno.
• Bit 1 – OCIE1A: Salida de Comparación A, habilitación del punto de
interrupción Timer/Counter1
Cuando este bit es escrito con uno, y la bandera-I en el registro de Estado es
uno (Interrupciones globales habilitadas). La Salida de Comparación A, y el
punto de interrupción Timer/Counter1 es habilitado. El correspondiente vector
de interrupción es ejecutado cuando la bandera OCF1A, localizada en TIRF1, es
uno.
• Bit 0 – TOIE1: Habilitación de la Interrupción por Desbordamiento
Timer/Counter1
Cuando este bit es escrito con uno, y la bandera-I en el registro de Estado es
uno (Interrupciones globales habilitadas). La Interrupción por desbordamiento
Timer/Counter1 es habilitado. El correspondiente vector de interrupción es
ejecutado cuando la bandera TOV1, localizada en TIRF1, es uno.
15.11.9 TIFR1 – Registro de Banderas de Interrupción Timer/Counter1
Publicidad
Tabla de contenido
