Tabla de contenido
Publicidad
El reloj de E/S es también es usado por el modulo de Interrupciones Externas,
pero note que algunas interrupciones externas son detectadas por
flancos
asíncronos, permitiendo que cada Interrupción sea detectada si el reloj de E/S
es detenido. También note que la detección de la condición de inicio en el
módulo USI es llevado a cabo asincrónicamente cuando el clk de E/S es
detenido. El reconocimiento de la dirección de TWI en todos los modos sleep.
8.1.3 Flash Clock – clk FLASH
El reloj de la Flash controla la operación de la interfase Flash. El reloj de la Flash
es usualmente activado simultáneamente con el reloj del CPU.
8.1.4 Asynchronous Timer Clock – clkASY
El Asynchronous Timer clock permite al Timer/Counter asíncrono ser contado
directamente desde un reloj de cristal externo de 32 kHz.
El reloj dominante permite usar este Timer/Counter como contador en tiempo
real cuando el dispositivo esta en modo sleep.
8.1.5 Reloj del ADC – clkADC
El ADC es proporcionado con un reloj dominante dedicado. Esto permite
detener el CPU y los relojes de E/S. esto reduce el ruido generado por los
circuitos digitales. Esto da una mayor Presición a la conversión ADC.
8.2 Fuentes de Reloj
El dispositivo tiene las siguientes opciones de fuente de reloj, seleccionando por
bits de Fusible de la Flash como se muestra en la Tabla 8-1. El reloj desde la
fuente de selección es entrada al generador de reloj del AVR.
8.2.1 Fuentes de Reloj por Defecto
Este dispositivo es enviado con un oscilador interno de 8.0 MHz y con los
fusibles CKDIV8 programados, resultando en un sistema de reloj de 1.0 MHz.
El inicio del tiempo es puesto al máximo y el periodo de tiempo fuera
habilitado (CKSEL = "0010", SUT = "10", CKDIV8 = "0"). Las configuraciones por
defecto aseguran que todos los usuarios puedan hacer sus fuentes de reloj
deseadas usando cualquier programación de interfase.
Publicidad
Tabla de contenido
