Tabla de contenido
Publicidad
Cuando el tiempo de acceso a la escritura ha finalizado, el bit EEPE es limpiado
por software. El software del usuario puede esperar por un cero antes de la
escritura del siguiente byte. Cuando EEPE ha sido puesto en uno, el CPU es
Detenido por dos ciclos antes de que la siguiente instrucción es ejecutada.
• Bit 0 – EERE: Habilitación de Lectura de la EEPROM
La lectura de la habilitación de la señal EERE de la EEPROM es leída para
habilitar la EEPROM. Cuando la dirección correcta es configurada en el registro
EEAR, el bit EERE seria escrito con uno lógico en el disparo de lectura de la
EEPROM. El acceso de la lectura de la EEPROM toma una instrucción, y la
respuesta del dato es disponible inmediatamente. Cuando la EEPROM es leída,
la CPU es detenida por cuatro ciclos antes que la siguiente instrucción sea
ejecutada. El usuario debería verificar el bit EEPE antes de empezar la
operación de lectura. Si la escritura de la operación esta en progreso, no sería
posible leer la EEPROM, o cambiar el Registro EEAR-
La Calibración del Oscilador es usada al tiempo de acceso a la EEPROM- La
Tabla 7-2 en la página 25 del datasheet lista el tiempo típico de programación
para el acceso a la EEPROM desde el CPU.
El siguiente código de ejemplo muestra uno en asembler y otro en C para
escritura de la EEPROM. Los ejemplos asumen que las interrupciones son
controladas (por desabilitación de las interrupciones globales). El ejemplo
también asume que la parte baja de la memoria Flash esta presente en el
software. Si cada código esta presente, la EEPROM escribe funciones y también
espera por cualquier comando de finalización SPM.
Publicidad
Tabla de contenido
