Tabla de contenido
Publicidad
23.4 Controlador TAP
El controlador TAP es un estado de maquina de 16 bits que controla la
operación del circuito Boundaryscanm, circuito de programación del JTAG, o
On-chip Debug system. Las transiciones de estado descritas en la Figura 23—2
dependen de la señal presente en TMS al tiempo que el flanco de subida en
TCK. Es estado inicial después de Encendido en el Reset es probado. Como
definición es este documento, el LSB es desplazado adentro y primero fuera por
todos los Registro de Desplazamiento. Asumiendo que Run-Test/Idle es el
estado presente, el escenario típico para usar la interfase JTAG es:
• A la entrada TMS, aplicar la secuencia 1, 1, 0 , 0 en el flanco de subida de TCK
o entrar el Registro de instrucciones de desplazamiento - Shift-IR state. Mientras
en este estado, desplaza los cuatro bits de las instrucciones JTAG en el Registro
de Instrucciones del JTAG desde la entrada TDI en el flaco de subida de TCK.
La entrada TMS sería sostenida en bajo durante la entrada de los 3 LSB para
permanecer en el estado Shift-IR. El MSB de la instrucción es desplazado
cuando este estado esta a izquierda en la configuración TMS alto. Mientras la
instrucción es desplazada desde el pin TDI, la captura IR-state 0x01 es
desplazada afuera en el pin TDO. La instrucción JTAG selecciona un Registro
de Datos Particular como camino entre TDI y TDO y los controles del circuito
rodeando el Registro de Datos.
Publicidad
Tabla de contenido
