Atmel ATmega164P/V Manual De Usuario página 168

recepción. Solo habilitando la recepción en el modo SPI (configurando
RXENn=1 y TXENn=0) no tiene importancia desde esta transmisión que
controla el reloj de transferencia y solo el modo maestro es soportado.
• Bit 3 - TXENn: Habilitación de la Transmisión.
Escribiendo uno en este bit se habilita la Transmisión de l USART. El
Transmisor afectara la normal operación del pórtico cuando el pin TxDn es
habilitado. La desabilitación del transmisor no llegara hacer efectiva hasta que
se complete una transmisión, por ejemplo cuando el registro de desplazamiento
y el buffer de transmisión del registro no contienen datos para ser transmitidos.
Cuando se deshabilita, la transmisión no afectara al pórtico en el que se
encuentra el TxDn.
• Bit 2:0 – Bits reservados en el modo MSPI
Cuando esta en el modo MSPI, estos bits son reservados par usos futuros. Para
compatibilidad con dispositivos futuros, estos bits deben ser escritos a cero
cuando el UCSEnB es escrito.
19.8.4 UCSRnC – Registro de Estado y Control n C USART MSPIM
• Bit 7:6 - UMSELn1:0: Selección de Modo del USART
Estos bits selección el modo de operación del USART como se muestra en la
tabla 19-4. Ver en la pag. 191 del datasheet. El MSPIM es habilitado cuando
ambos bits del UMSEL son puestos en uno. UDORDn, UCPHAn, y UCPOLn
pueden ser habilitados al mismo tiempo de la operación de escritura cuando el
MSPIM es habilitado.
• Bit 5:3 – Bits Reservados en modo MSPI
Cuando esta en modo MSPI, estos bits son reservados para uso futuro. Para
compatibilidad con dispositivos futuros, estos bits deben ser escritos con cero
cuando UCSRnC es escrito.