Timsk2 - Registro Máscara De Interrupción Del Timer/Counter2 - Atmel ATmega164P/V Manual De Usuario

Cuando se encuentra en operación asincrónica el Timer/Counter2 y es escrito el
TCCR2B, este bit llega a ser uno.
Cuando el TCCR2B ha sido actualizado desde el registro de almacenamiento
temporal, este bit es limpiado por hardware.
Un cero lógico en este bit indica que el TCCR2B está listo para ser actualizado
con un nuevo valor.
Si una escritura es llevada a cabo en cualquiera de los 5 registros del
Timer/Counter2 mientras la bandera de actualización de espera está en uno, el
valor de la actualización puede ser modificado y puede causar que una
interrupción involuntaria ocurra.
Los mecanismos de lectura del OCR2A, OCR2B, TCCR2A y TCCR2B son
diferentes. Cuando se lee el TCNT2, el valor actual del Timer es leído. Cuando
se lee el valor del OCR2A, OCR2B, TCCR2A y TCCR2B el valor en el registro
temporal de almacenamiento es leído.
16.11.7 TIMSK2 – Registro Máscara de Interrupción del Timer/Counter2
• Bit 2 – OCIE2B: Habilitación de Interrupciones del Punto de Comparación
B del Timer/Counter2
Cuando el bit OCIE2B es escrito a uno y el bit I en el registro de estado está en
uno, la interrupción del Punto de comparación del Timer/Counter2 es
habilitada. La interrupción independiente es ejecutada si ocurre una
comparación en el Timer/Counter2 por ejemplo cuando los bits del OCF2B
están en uno en el Registro de las Banderas de Interrupción del
Timer/Counter2 (TIFR2).
• Bit 1 – OCIE2A: Habilitación de Interrupciones del Punto de Comparación
A del Timer/Counter2
Cuando el bit OCIE2A es escrito a uno y el bit I en el registro de estado está en
uno, la interrupción del Punto de comparación del Timer/Counter2 es
habilitada. La interrupción independiente es ejecutada si ocurre una
comparación en el Timer/Counter2 por ejemplo cuando los bits del OCF2A
están en uno en el Registro de las Banderas de Interrupción del
Timer/Counter2 (TIFR2).
• Bit 0 – TOIE2: Habilitación de Interrupciones para el Desbordamiento del
Timer/Counter2