Tabla de contenido
Publicidad
0
1
Cualquier flanco de INTn genera un pedido de interrupción
asincrónico
1
0
El flanco de bajada de INTn genera un pedido de interrupción
asincrónico
1
1
El flanco de subida de INTn genera un pedido de interrupción
asincrónico
12.2.2 EIMSK – Registro Mascara de Interrupción Externa
• Bits 2:0 – INTF2:0: External Interrupt Flags 2 - 0
Cuando algún flanco o cambio lógico en el pin INT dispara un pedido de
interrupción, INTF2:0 llega hacer
correspondiente habilitación de interrupción en el bit, INT2:0 EIMSK, son uno,
el MCU saltara al vector de interrupción. La bandera es limpiada cuando la
rutina de interrupción es ejecutada. Alternativamente, la bandera puede ser
limpiada por la escritura de uno lógico. Estas banderas son siempre limpiadas
cuando INT2:0 son configuradas como nivel de interrupción. Note que cuando
entra en modo sleep con las interrupciones INT2:0 deshabilitadas, los buffers de
entrada en estos pines serian deshabilitados. Esto puede causar un cambio
lógico en las señales internas con uno en las banderas INTF2:0.
12.2.4 PCICR –Registro de Control Cambio del pin de Interrupción
• Bit 3 – PCIE3: Habilitación de la Interrupción 3 cambiada al PIN
Cuando el bit PCIE3 es uno y el bit-I en el Registro de Estado (SREG) es uno, el
cambio de pin de interrupción 3 es habilitado. Cualquier cambio en cualquier
habilitación en los pines PCINT31..24 causará una interrupción.
La correspondiente interrupción demandada al cambio de pin de interrupción
es ejecutada desde el vector de Interrupción PCI3. Los pines PCINT31..24 son
habilitados individualmente por el Registro PCMSK3.
• Bit 2 – PCIE2: Habilitación de la Interrupción 2 cambiada al PIN
uno. Si el bit-I en el SREG y la
Publicidad
Tabla de contenido
