Atmel ATmega164P/V Manual De Usuario página 154

Microcontrolador avr de 8 bits de alto rendimiento y bajo consumo.
Tabla de contenido

Publicidad

• Bit 7 – RXCn: Recepción Completa del USART
Este bit de bandera es habilitado cuando no hay lectura de datos en el buffer de
recepción y es limpiado cuando el buffer de recepción esta vació (por ejemplo,
no contiene cualquier dato que no ha sido leído). Si la recepción es
deshabilitada, el buffer de recepción será vaciado y consecuentente el bit RXCn
llegará a ser cero. La bandera RXCn pude ser usada para generar una
interrupción completa de interrupción (ver la descripción del bit RXCIEn)
• Bit 6 – TXCn: Transmisión Completa del USART
Este bit de bandera es habilitado cuando los bits de la trama en el registro de
desplazamiento de transmisión han sido desplazados y no hay concurrencia de
nuevos datos en el buffer transmisor (UDRn). El bit de la bandera TXCn es
automáticamente limpiado cuando una interrupción en una transmisión
completa es ejecutada., o esto puede ser limpiado por la escritura de uno en la
localidad de este bit. La bandera TXCn puede generar una interrupción en una
transmisión completa.
• Bit 5 – UDREn: Vaciado del Registro de datos del USART
La bandera UDREn indica si el buffer transmisor (UDRn) esta listo para recibir
un nuevo dato. Si el bit UDREn es uno, el buffer esta vació y además listo para
ser escrito. La bandera UDREn puede generar una interrupción de vacío en el
registro de datos. El UDREn es habilitado después de indicar que la transmisión
esta lista.
• Bit 4 – FEn: Error en la Trama
Este bit es habilitado si el caracter siguiente en el buffer de recepción tiene un
error en la trama cuando esta receptando. Por ejemplo, cuando el bit de parada
del carácter siguiente en el buffer de recepción es cero. Este bit es válido hasta
que el buffer de recepción es leído. El bit FEn es cero cuando el bit de parada
del dato de recepción es uno. Siempre habilitar este bit a cero cuando se escribe
en UCSRnA.
• Bit 3 – DORn: Desbordamiento de Datos
Este bit es habilitado si una condición de desbordamiento es detectada. Un
desbordamiento de datos ocurre cuando el buffer de recepción esta lleno (dos
caracteres), esto es un nuevo carácter esperando en el registro de despeamiento
en la recepción, y un nuevo bit de inicio es detectado. Este bit es valido hasta
que el buffer de recepción es leído. Siempre habilitar este bit a cero cuando se
escribe en UCSRnA.
• Bit 2 – UPEn: Error de paridad en el USART
Este bit es habilitado si el caracter siguiente en el buffer de recepción tiene un
error de paridad cuando recibe y el chequeo de paridad fue habilitado en ese
punto (UPMn1=1). Este bit es valido hasta que el buffer de recepción es leído.
Siempre habilitar este bit a cero cuando se escribe en UCSRnA

Publicidad

Tabla de contenido
loading

Este manual también es adecuado para:

Atmega324p/vAtmega644p/v

Tabla de contenido