Tabla de contenido
Publicidad
22.9.3 EL REGISTRO DE DATOS DEL ADC – ADCL Y ADCH
Cuando una conversión del ADC es completada, el resultado es encontrado en
estos dos registros. Si los canales diferenciales son usados el resultado es
presentado en complemento a 2.
Cuando el ADCL es leído, el registro de datos ADC no es actualizado hasta que
el ADCH es leído. Consecuentemente si el resultado es ajustado a la izquierda y
no se requiere una presición mayor a 8 bits es suficiente leer el ADCH. De otra
forma se debe leer primero el ADCL y luego el ADCH.
El bit ADLAR en el ADMUX y en los bits del MUXn en ADMUX afecta la forma
del resultado cuando es leído de los registros. Si ADLAR es uno el resultado es
ajustado a la izquierda. Si el ADLAR es cero el resultado es ajustado a la
derecha.
22.9.4 ADCSRB – ADC Registro de Control y Estado B
• Bit 7, 5:3 – RES: Bits Reservados
Estos bits son reservados para el uso futuro en el ATmega 164P/324P/644P.
Para compatibilidad con dispositivos futuros, estos bits deben ser escritos en
cero cunado el ADCSRB es escrito.
• Bit 2:0 – ADTS2:0: Fuente de Auto disparo del ADC
Publicidad
Tabla de contenido
