Tabla de contenido
Publicidad
Cuando el bit PCIE2 es uno y el bit-I en el Registro de Estado (SREG) es uno, el
cambio de pin de interrupción 2 es habilitado. Cualquier cambio en cualquier
habilitación en los pines PCINT23..16 causara una interrupción.
La correspondiente interrupción demandada al cambio de pin de interrupción
es ejecutada desde el vector de Interrupción PCI1. Los pines PCINT23..16 son
habilitados individualmente por el Registro PCMSK2.
• Bit 1 – PCIE1: Habilitación de la Interrupción 1 cambiada al PIN
Cuando el bit PCIE1 es uno y el bit-I en el Registro de Estado (SREG) es uno, el
cambio de pin de interrupción 1 es habilitado. Cualquier cambio en cualquier
habilitación en los pines PCINT15..8 causara una interrupción.
La correspondiente interrupción demandada al cambio de pin de interrupción
es ejecutada desde el vector de Interrupción PCI1. Los pines PCINT15..8 son
habilitados individualmente por el Registro PCMSK1.
• Bit 0 – PCIE0: Habilitación de la Interrupción 0 cambiada al PIN
Cuando el bit PCIE0 es uno y el bit-I en el Registro de Estado (SREG) es uno, el
cambio de pin de interrupción 0 es habilitado. Cualquier cambio en cualquier
habilitación en los pines PCINT7..0 causará una interrupción.
La correspondiente interrupción demandada al cambio de pin de interrupción
es ejecutada desde el vector de Interrupción PCI1. Los pines PCINT7..0 son
habilitados individualmente por el Registro PCMSK0.
12.2.5 PCIFR – Cambio de Pin en el Registro de banderas de Interrupción
• Bit 3– PCIF3: Cambio de Pin en la Bandera de Interrupción 3
Cuando un cambio lógico en cualquier pin
de disparo PCINT31..24 en
demanda de una interrupción, PCIF3 llegara a ser uno. Si el bit-I en el SREG y el
bit PCIE3 en EIMSK son uno, el MCU saltara al correspondiente vector de
interrupción. La bandera es limpiada cuando la rutina de interrupción es
ejecutada. Alternativamente, la bandera puede ser limpiada por la escritura de
uno lógico.
Publicidad
Tabla de contenido
