Tabla de contenido
Publicidad
.
23.3 TAP – Test Access Port
La interfase JTAG es accedida a través de cuatro pines del AVR. En la
terminología JTAG, estos pines constituyen el Test Access Port-TAP. Estos pines
son:
• TMS: Test mode select. Este pin es usado para la navegación a través del
estado de máquina del controlador TAP.
• TCK: Test Clock. Operación JTAG es sincronizada con TCK.
• TDI: Test Data In. Entrada de Datos serial a ser desplazada en el Registro de
Instrucciones o Registro de Datos (Scan Chains).
• TDO: Test Data Out. Salida de Datos Serial desde el Registro de Instrucciones
o Registro de Datos.
El IEEE std. 1149.1 también especifica una señal opcional TAP; TRST -Test
ReSeT lo cual no esta provisto.
Cuando el Fusible JTAGEN no es programado, estos cuatro pines TAP son
pines de p´rotico, y el controlador TAP está en Reset. Cuando es programado,
las señales de entrada TAP son pulled high internas y el JTAG es habilitado por
Boundary-scan y programandolo. El dispositivo es desplazado con los fusibles
programados. Para el On-chip Debug system, adicionalmente los pines de
interfase JTAG, el pin RESET es monitoreado por el depurador que es capaza de
detectar fuentes de reset externas. El depurador puede también pull low al pin
a reset al sistema entero, asumiendo solo colector abierto en la línea reset
son usados en la aplicación.
Publicidad
Tabla de contenido
