Tabla de contenido
Publicidad
configuración del prescalador, pero la frecuencia de reloj del CPU en el esclavo
seria menor a 16 veces superior que la frecuencia del SCL.
Note que los esclavos pueden prolongar el periodo en bajo del SCL, por eso
reduciendo el promedio el periodo del bus del reloj del TWI. La frecuencia del
SCL es generada de acuerdo a la siguiente ecuación:
20.5.3 Unidad de Interfase del Bus
Esta unidad contiene el Dato y la Dirección del Registro de Desplazamiento
(TWDR), el controlador del Inicio/Final la detección del hardware arbitraria. El
TWDR contiene la dirección o los bytes de datos a ser transmitidos, o la
dirección o los bytes recibidos. Adicionalmente a los 8-bits TWDR, la unidad
del bus de interfase también contiene el bit (N) ACK a ser transmitido o
recibido. Este registro (N) ACK no es directamente accesible por el software
aplicado. Sin embargo, cuando recibe, esto puede ser puesto en uno o en cero
por la manipulación del registro de control del TWI (TWCR). Cuando en el
modo de transmisión, el valor del bit de recepción (N)ACK puede ser
determinado por el valor en el TWSR.
El controlador de Inicio/Parada es responsable para la generación y detección
de la condiciones de Inicio, Inicio repetitivo, y Parada. El controlador de Inicio
/Parada es capaz de detectar las condiciones de inicio y Parada cuando el AVR
MCU esta en uno el modo sleep, habilitando el MCU para que se despierte si
esta direccionada por el maestro. Si el TWI tiene iniciada la transmisión como
Maestro, la detección arbitraria por hardware continuamente monitorea la
transmisión probando y determinando sui la arbitración es procesada. Si el TWI
tiene perdida una arbitración, la unidad de control es informada. Una correcta
acción puede ser puesta y apropiadamente generar códigos de estado.
20.5.4 Unidad de Dirección
La unidad de dirección chequea si la dirección de los bytes recibidos del 7-bit en
el registro de dirección en TWI (TWAR). Si el TWI reconoce una llamada
general habilita el bit (TWGCE) en el TWAR con uno, todos los bits de
direcciones entrantes también serian comparadas nuevamente las direcciones
de las llamadas generales. La unidad de control es informada, permitiendo una
acción correcta para ser tomada. El TWI puede o no reconocer estas direcciones,
dependiendo de la configuración del TWCR. La unidad de dirección es capaz
de comparar direcciones cuando el AVR MCU esta en modo sleep, habilitando
el MCU para despertarlo si esta direccionado por el Maestro. Si otra
interrupción ocurre durante TWI power-down despierta el CPU, el TWI aborta
la operación y retorna al estado idle. Si esto causa algunos problemas,
seguramente que la dirección del TWI solamente habilita la interrupción
cuando se produce un Power-down.
Publicidad
Tabla de contenido
