Tabla de contenido
Publicidad
Cuando el bit DORD es escrito con uno, el LBS de la palabra de datos es
transmitida primero. Cuando el DORD es escrito con cero, el MSB de la palabra
de datos es transmitido primero.
• Bit 4 – MSTR: Selector Maestro/Esclavo
La selección del bit en el modo Maestro SPI cuando se escribe uno, y el modo
esclavo SPI esta escrito con cero lógico. Si SS es configurado como una entrada
y es controlada en bajo mientras MSTR es uno, MSTR será limpiada, y SPIF en
SPSR llegara a ser uno. El uso tendrá uno MSTR al re-habilitar el modo Maestro
SPI.
.
• Bit 3 – CPOL: Polaridad del reloj
Cuando este bit es escrito con uno, SCK esta en alto. Cuando CPOL es escrito
con cero, SCK esta en bajo. La funcionalidad CPOL esta descrita a continuación:
• Bit 2 – CPHA: Fase del Reloj
The settings of the Clock Phase bit (CPHA) determine if data is sampled on the leading (first) or
trailing (last) edge of SCK. Refer to
functionality is summarized below:
La configuración del bit Fase de RELOJ (CPHA) determina si el dato es tomado
en el primer pulso del flanco de subida o bajada del SCK.
La funcionalidad del CPOL es mostrada a continuación:
• Bits 1:0 – SPR1, SPR0: Selección de velocidad del Reloj
Estos dos bits de controlan la velocidad del SCK del dispositivo configurado
como Maestro. SPR1 y SPR0 no tienen efecto en el esclavo. La relación entre el
SCK y la frecuencia del oscilador del reloj fosc es mostrada en la siguiente tabla:
Relación entre SCK en la Frecuencia del Oscilador
Figure 17-3
SPI2X SPR1 SPR0 Frecuencia SCK
0
0
0
0
0
1
and
Figure 17-4
for an example. The CPOL
0
fosc/4
1
fosc/16
0
fosc/64
Publicidad
Tabla de contenido
