Tabla de contenido
Publicidad
Escaneando el Pin Reset
24.5.2
El pin RESET acepta 5V activos en bajo para operación del reset estándar, y 12 V
activos en alto para alto voltaje Programando en Paralelo.
24.6 ATmega164P/324P/644P Boundary-scan Order
La Tabla 24-1 muestra el orden de escaneo entre TDI y TDO cuando el
Boundary-scan Caín es seleccionado como camino de datos. El Bit 0 es el LSB; el
primer bit escaneado dentro, y el primer escaneado fuera. La orden e escaneo
sigue al pin de salida tan lejos como sea posible. Si, los bits del Port A y Port K
son escaneados en bit opuesto de los otros pórticos. Excepciones de estas reglas
son la cadena de escaneo para circuitos analógicos, lo cual constituye los bits
más significantes indiferente de la cadena de escaneo de los pines físicos que
son conectados. En la figura 24-3, PXn. Los datos corresponden a FF0.
Pxn. Control correspondiente a FF1, PXn. Bit 4, 5, 6 y 7 del Pórtico F no esta en
la cadena de escaneo, desde estos pines constituye los pines TAP cuando el
JTAG es habilitado.
Publicidad
Tabla de contenido
