Datos técnicos
Precisión del reloj en tiempo real
Tiempo de respaldo del reloj de tiempo
real
Se aplica la velocidad más lenta cuando se ha configurado el HSC para el estado operativo en cuadratura.
1
Para modelos de CPU con salidas de relé, se debe instalar una Signal Board (SB) digital para emplear las salidas de
2
impulsos.
Tabla A- 49
Rendimiento
Tipo de instrucción
Booleano
Transferir palabra
Funciones matemáticas con números
reales
A.4.2
Temporizadores, contadores y bloques lógicos soportados por la CPU 1214C
Tabla A- 50
Bloques, temporizadores y contadores soportados por la CPU 1214C
Elemento
Bloques
Tipo
Tamaño
Cantidad
Rango de direcciones para
FB, FC y DB
Profundidad de anidamiento
Observar
OB
Ciclo del programa
Arranque
Alarmas de retardo
Alarmas cíclicas
Alarmas de proceso
Alarmas de error de tiempo
Alarmas de error de
diagnóstico
Presencia de módulos
Fallo de rack o estación
Hora
Estado
Actualización
Controlador programable S7-1200
Manual de sistema, 03/2014, A5E02486683-AG
Descripción
+/- 60 segundos/mes
20 días típ./12 días mín. a 40 °C (condensador de alto rendimiento sin
mantenimiento)
Velocidad de ejecución
0,08 μs/instrucción
1,7 μs/instrucción
2,3 μs/instrucción
Descripción
OB, FB, FC, DB
64 KB
Un total de hasta 1024 bloques (OB + FB + FC + DB)
FB y FC: De 1 a 65535 (p. ej., del FB 1 al FB 65535)
DB: De 1 a 59999
16 desde OB de ciclo o de arranque
6 desde cualquier OB de evento de alarma
Se puede observar a la vez el estado de 2 bloques lógicos
Múltiples
Múltiples
4 (1 por evento)
4 (1 por evento)
50 (1 por evento)
1
1
1
1
Múltiples
1
1
Datos técnicos
A.4 CPU 1214C
895